Jak řešit problémy s převodníkem DC-DC Buck

Tento článek pojednává o odstraňování problémů se základním elektronickým systémovým systémem, který nefunguje vždy podle plánu: základní, spínané, nízké napětí, DC-DC, jednofázové, neizolované, základní převodníky.

Obecné pokyny pro řešení potíží s převodníkem

Při odstraňování problémů je důležité zvážit, o jaké proměnné jde, a snížit počet možných příčin selhání.

Zde je několik pokynů, které vám pomohou:

• Mělo by to zabránit spolehlivé opravě systému. Problém, který sám zmizí, se vrátí sám.
• Změňte pouze jednu věc najednou a všimněte si efektu.
• Pokud obvod přestal fungovat, „co se změnilo?“ Došlo k incidentu, který se shodoval s neúspěchem?
• Zkontrolujte, zda je porucha způsobena deskou převodníku, čipem nebo zátěží.

S ohledem na tyto koncepty, devět běžných problémů a některé možné příčiny, které mohou nastat při navrhování převodníku DC-DC.

10 × sonda měřící výstupní napětí. Obrázek Erica Bogatina.

Problém č. 1: Příliš mnoho fluktuací

Pokud vidíte velkou fluktuaci, může být indukčnost příliš nízká – vyšší hodnoty zvlní nižší, ale pomalejší přechodnou odezvu.

Mějte také na paměti, že velký zvlněný proud induktoru znamená vyšší špičkové proudy a možnost vyšší saturace induktoru, zejména při vyšších teplotách, a větší zátěž vašich FET.

Mohou nastat další problémy mimo příliš nízká (nedostatek místa pro uložení výstupu) nebo mimo ESR (ekvivalentní sériový odpor) příliš vysoký (způsobující pokles IR) mimo).

A konečně, nízká spínací frekvence způsobí větší zvlnění.

Hluk byl měřen 10x sondou. „How to Measure Noise in Switch Mode Power Supplies (SMPS)“ by Eric Bogatin.

Problém č. 2: Spuštění se nezdařilo

Nejprve si položte otázku: Je kolík „Povolit“ aktivován (nebo odstraněn) správně? Totéž pro dobrý výkon.

Může dojít k selhání spuštění, protože vidíte kapacitu přetížení (například pro FPGA), která funguje jako zkrat a aktivuje aktuální limit. Některé čipy mají prostor a měkký start, aby to překonaly.

Nastavte aktuální limit na nejvyšší možnou míru, abyste předešli falešným poplachům, a obraťte se na inženýra FPGA, aby optimalizoval kapacitu na úrovni systému.

Konečně, Přijít neklesá a neaktivuje UV blokování kvůli poklesu vstupu.

Problém 3: Na výstupu je napětí, když je vypnuto

Pokud je váš obvod skutečně uzavřený, ale na výstupu vidíte napětí, obvykle přichází z jiného napájecího obvodu. Zkontrolujte nejasné trasy do jiných aktivních jízdních pruhů.

Problém 4: špatná regulace

S dálkovým ovládáním Vafuera snímání, špatná regulace, může být způsobeno poklesem ohmického napětí v energetické dráze, možná z kolejnice (výstupní vedení jednoho napájecího měniče), která je distribuována na příliš mnoho zátěží v panelu. To je důvod, proč se někdy vyhýbají integrovaným obvodům převaděčů s více kolejnicemi („PMIC“) ve prospěch více převodníků vedle jejich zatížení.

Pokud je váš kolík pro snímání napětí hlučný, udržujte rozložení tohoto kolíku čisté a ujistěte se, že odpory spojené se snímacím signálem jsou umístěny v blízkosti ovladače.

Dalším vysvětlením je, že vaše referenční napětí může být nestabilní, pokud uniká zespodu.

Problém 5: Pomalá reakce ad hoc

Hlavním viníkem je, že to může být příliš velká objemová výstupní kapacita nebo příliš velký induktor.

Dalším problémem může být špatná kompenzace smyčky. Je obtížné plně charakterizovat vlastnosti smyček bez řádného vybavení. Ale i když nemáte síťový analyzátor, můžete použít postupné načítání a sledovat dočasné vyzvánění, to vám řekne velmi levně.

Při vývoji by se kompromis měl často měnit, pokud se změní návrhové zatížení. Používáte například modul pro posouzení z výroby při polovičním navrženém zatížení? Vidíte problém.

Problém 6: Nestabilita

mimo ESR může být příčinou nestability tím, že přivede reakci cyklu na nulu, což způsobí, že křivka zisku začne klesat a začne erodovat nebo eliminovat ziskové marže. Pokud je nula na dostatečně nízké frekvenci, zisk nepůjde nad nulu, než fáze přejde o 180 °.

Levnější převodní čipy lze interně kompenzovat, aby se ušetřily externí součásti, ale mimo splňuje minimum a maximum mimo Rozsah ESR bude stabilní.

Další vysvětlení nestability mohou zahrnovat slabé napětí nebo regulaci sběrného uzlu nebo šumu.

Ujistěte se, že vytvoříte Bodeho graf s návrhovým softwarem a zkontrolujete ziskové marže včetně fáze a extrémní teploty.

Vydání 7: Nízká účinnost

Startovací kondenzátor by měl být dostatečně velký, aby nabíjel bránu FET na vysoké straně; jinak se FET nemusí úplně otevřít a poté hořet. Pro nastavení zapalování pro ovládání bzučáku lze v sérii s pomocným kolíkem použít odpor.

Měření účinnosti silového obvodu (zejména nad 90%) není triviální, protože vyžaduje měření proudu a poměr dvou množství energie. Doufám, že jste popsali příspěvek každé komponenty ke ztrátám pomocí tabulkového kalkulátoru, což vám obvykle řekne, že hlavními přispěvateli jsou MOSFETy a odpor induktoru („DCR“ nebo odpor stejnosměrného proudu). plýtvání teplem.

Graf ukazující účinnost a frekvenci pro redukční spínací regulátor. Diagram převzatý z datového listu pro Linear Tech / Analog Devices LT8610.

Problém 8: Problémy s nízkou teplotou

Všimněte si, že ESR pro elektrolytické čepice se zvyšuje a kapacita také klesá při nízkých teplotách.

Problém 9: Problémy s PMBus

Na sdílené datové komunikační sběrnici se ujistěte, že jiný uzel nekontroluje přerušovaně, když se nedíváte.

Také se ujistěte, že použité pullupy jsou dostatečně silné – 47kΩ pullupy (jako v FPGA) nejsou tak dobré jako 10kΩ.

výsledek

Pokud nevíte, co dělat, získejte více dat a dá vám něco k analýze, brainstormingu a zahájení týmové diskuse.