Společnost Microsemi vydala Libero SoC 12.0, nový jednotný designový balíček …
Tento týden společnost Microsemi oznámila svou nejnovější sadu Unified Design Set, která má pomoci zefektivnit proces vývoje FPGA.
FPGA se díky své přeprogramování a flexibilitě stávají stále důležitější součástí moderní elektroniky. Ale pro mnoho inženýrů to zůstává složitá a skličující forma hardwaru. Společnost Microsemi plánuje tyto výzvy řešit zavedením nové návrhové sady pro řešení FPGA.
Sada SmartFusion2 Advanced Development Kit využívá SoC FPGA společnosti Microsemi.
Pojďme nyní prozkoumat, jak se FPGA dostaly do popředí a proč je nová designová sada Microsemi pro designéry důležitá.
FPGA: rostoucí složitost a potřeba přizpůsobení
Před érou FPGA a CPLD používali designéři k provádění návrhových úkolů logiku ve frontě a ASIC (Application-Specific Integrated Circuits). Logika řazení do fronty umožňovala snadné vytváření vlastních logických obvodů, zatímco ASIC poskytovaly technikům metodu kombinující veškerou logiku řazení do jednoho balíčku IC. I když je to užitečné pro miniaturizaci, bylo to nepraktické pro výrobky s malým objemem, protože ASIC byly v podstatě speciální křemíková zařízení na úrovni kovového propojení. Jejich návrh je velmi nákladný proces.
Jednou z možností pro vytvoření vlastních logických tabulek je použití paralelní EEPROM, jejíž adresní vstupy lze použít jako logické vstupy a 8bitovou datovou výstupní sběrnici jako 8 možných logických výstupů. Tato metoda má však několik problémů, včetně nemožnosti použít omezené citlivé vstupy a komentáře.
Tyto problémy způsobily, že průmysl vytvořil PLA (Programmable Logic Arrays) a CPLD (Complex Programmable Logic Devices). PLA a CPLD umožňují konstruktérovi vytvářet vlastní logické obvody pomocí jediného integrovaného obvodu a často integrovat interpretace a klopné obvody. I když tato zařízení (například Xilinx’s XC9536) mají omezený počet logických jednotek a ne vždy nahrazují ASIC, ukázala se pro průmysl neocenitelná.
Jak však čas postupoval a technologie se zlepšovala, CPLD byly rychle nahrazeny FPGA a počet funkcí nalezených v těchto zařízeních prudce vzrostl. FPGA nyní mohou obsahovat mnoho funkcí, včetně procesorů, paměti, I / O periferií, ovladačů protokolů, zabezpečení a dokonce i logických prvků až do 500 kB.
Zatímco CPLD lze snadno navrhnout pomocí schematických návrhů, FPGA jsou často kódovány v jazycích, jako je VHDL. Plné využití možností FPGA s tolika funkcemi může být skličující úkol vyžadující více softwarových balíčků.
Tento týden společnost Microsemi oznámila novou designovou sadu, která má pomoci návrhářům orientovat se ve složitých vodách vývoje pomocí SoC FPGA.
Libero SoC Design Pack V12.0
Microsemi (dceřiná společnost Microchip) poskytuje širokou škálu FPGA zařízení, včetně PolarFire, IGLOO2, SmartFusion2, IGLOO a ProASIC3. Tento týden oznámili vydání sady Libero SoC Design Suite V12.0.
Designový balíček poskytuje 60% zkrácení doby provozuschopnosti, 25% zkrácení polohy a trasy a 18% zkrácení doby určování výkonu, zatímco v průměru 4 prodloužení. % Kvalita pro velké vzory (ale 10% zvýšení, pokud používáte PolarFire MPF300 / TS-1).
Zatímco se zlepšuje doba nasazení a směrování, softwarový balíček má větší smysl pro to, že všechny tyto nejnovější řady Microsemi FPGA jsou nyní sloučeny do jediného designového balíčku. Libero SoC V12.0 je také navržen tak, aby zjednodušil přechod na různé platformy FPGA.
Tok designu Libero SoC. Obrázek s laskavým svolením Microsemi.
Podle Rajeeva Jayaramana, viceprezidenta softwaru pro obchodní jednotku FPGA společnosti Microsemi, chtěla společnost zjednodušit proces návrhu pro inženýry a usnadnit jim přijetí hardwaru Microsemi do jejich budoucích návrhů: „Toto je nejnovější vydání. [of the Libero SoC v12.0] Zatímco se zaměřuje na poskytování mnoha základních prvků pro efektivní implementaci designu, zajišťuje také zvýšené přijetí rodiny PolarFire s nízkým výkonem v každém z našich klíčových tržních segmentů. “
Mezi funkce Libero SoC patří:
- Intuitivní designový tok.
- Průvodci grafickým uživatelským rozhraním, kteří vás provedou procesem návrhu
- Tok jedním kliknutím od syntézy k programování
- Integrace průmyslových standardních nástrojů třetích stran
- Bohatá knihovna IP DirectCores a CompanionCores
- Dostupnost referenčních návrhů a vývojových sad.
Přihlaste se pomocí nástroje System Builder. Obrázek s laskavým svolením Microsemi.
Libero SoC V12.0 také obsahuje hardwarové zarážky FPGA pro zařízení RTG4 a PolarFire, možnosti ladění PCIe, nepřetržité sledování očí pomocí SmartDebug, vylepšený výkon paměti DDR (až 29% výkon) a Advanced Tools Command Language (TCL). Zákazníci mohou v příkazovém řádku spustit kompletní návrhový tok.
výsledek
Každý, kdo se podílí na designu produktu, chápe důležitost uvedení produktu na trh co nejrychleji. Produktoví designéři také chápou a oceňují, že FPGA, i když jsou neuvěřitelně výkonná zařízení, jsou složitá a vyžadují pečlivé plánování a správu. Jakýkoli softwarový balíček, který kombinuje více platforem do jedné platformy a současně zkracuje dobu zpracování, je vítán v každém technickém oddělení.
