Obnova digitálních signálů v logice krokových tranzistorů

Tento článek podrobně zkoumá, jak přechodová logika snižuje signál a jak lze toto zkreslení signálu opravit.

podpůrné informace

Pokud jste si přečetli předchozí články, víte, že implementace logiky migrace pomocí klíče NMOS způsobuje problematické poškození signálu. Použitím přenosové brány CMOS namísto přepínače NMOS můžeme výrazně zlepšit integritu signálu. Je však obtížné motivovat se k naplnění okruhu přenosovými branami, protože tím obvykle postrádáme jedinou hlavní výhodu, kterou PTL nabízí, a to výrazné snížení počtu tranzistorů. Přenosová brána CMOS vyžaduje nejen další tranzistor v samotném přepínači, ale také invertor pro dokončený řídicí signál.

Klíč NMOS

Tranzistor NMOS bohužel není dobrým zařízením pro aplikace přepínání logické úrovně. Problém je v tom, že existence proudové cesty závisí na přítomnosti vyššího hradlového napětí, než je napětí zdroje.

Tento problém lze snadno vyřešit, pokud má obvod přístup k řídicímu napětí vyššímu, než jsou úrovně napětí, které projdou spínačem. Ale v kontextu standardního digitálního obvodu nikdy nemůžeme očekávat, že budeme mít více než dvě napětí: logické vysoké napětí a logické nízké napětí. Pokud je tedy na bránu aplikován signál 3,3 V, FET nemůže účinně předat signál 3,3 V ze vstupu na výstup.

Přepínač NMOS prochází „silnou“ a „slabou“ nulou: když je na bránu přivedeno vysoké logické napětí (pro otevření spínače) a na vstupní svorku je přiveden nízký logický signál, je napětí brány výrazně vyšší než napětí na ostatních dvou svorkách. Výsledkem je kanál s nízkým odporem mezi vstupem a výstupem. Situace je však velmi odlišná, když na vstupní terminál použijeme logicky vysoký signál. Už nemáme velký rozdíl napětí mezi bránou a dalšími dvěma svorkami a čím vyšší je odpor kanálu, tím horší je elektrický výkon.

Níže uvedený obvod LTspice můžeme použít k testování chování přepínače NMOS.

Na bránu se přivádí řídicí signál 3,3 V a vstupní signál se přepíná mezi zemí a 3,3 V. Malé množství zátěžové kapacity představuje vstupní kapacitu následných obvodů.

Vidíte, že sklon výstupního signálu výrazně klesá, když rozdíl mezi hradlovým napětím a výstupním napětím poklesne pod určitou úroveň. Výstupní napětí začíná stoupat velmi pomalu a před začátkem dalšího cyklu nedosáhne logicky vysokého napětí. Ačkoli výstupní napětí nakonec dosáhne země, je zde také výrazné zpoždění záporného přechodu. Tento graf poskytuje dobrou představu o tom, co máme na mysli, když říkáme nulu „silný“ a jeden „slabý“.

Můžeme použít invertor?

Možná si myslíte, že tento problém s degradací signálu má velmi jednoduché řešení: Co když použijeme signál PTL na bránu standardního měniče? Na první pohled by to vypadalo, že resetuje logické úrovně, jasné hrany a poskytuje cesty s nízkým odporem k napájecí liště a zemi. Co může být lepší?

Můj odhad je, že můžete přežít mnoho situací, ale obvykle neexistuje žádné doporučené řešení. Problém je v tom, že logické vysoké napětí ze spínače NMOS může být dostatečně nízké, aby vytvořilo vodivý kanál v zařízení PMOS řidiče.

Typicky, když je vstup do měniče logicky vysoký, je tranzistor NMOS plně vodivý a tranzistor PMOS je zcela odpojen. Ale když vstupní napětí poklesne pod napájecí napětí, napětí ze zdroje do brány PMOS se zvýší do bodu, kde možná bude zanedbatelné množství proudu proudit ze zdroje do odtoku.

To je problém, protože s plně vodivým NMOS nyní máme proudovou cestu od napájecí kolejnice k zemi. Výsledkem je zbytečná energie: střídač rozptyluje energii nejen při přepínání, ale také při logicky vysokém vstupu.

V takovém případě není základní střídač vhodnou metodou pro obnovení signálu PTL. Je to však téměř vhodná metoda; Jediné, co musíme udělat, je přidat strategicky připojený tranzistor PMOS.

Obnovovač signálu PTL

Níže uvedený diagram LTspice ukazuje inteligentní obvod, který lze použít k výraznému zlepšení charakteristik výstupního signálu poskytovaného přepínačem NMOS.

Obsluha obvodu je velmi jednoduchá. Když je vstup logicky nízký, NMOS vysílá tvrdou logickou hladinu do měniče. Za těchto podmínek M2 neovlivňuje obvod, protože napětí hradla je silná a vysoká logika generovaná střídačem.

Když je vstup logicky vysoký, NMOS zpočátku vysílá nízkou logickou hodnotu do měniče. Tato vysoká slabá logika však není problematická, protože se rychle promění v logiku vysokého výkonu: jakmile se výstup střídače přepne na logicky nízkou hodnotu, zapne se M2 a vytvoří cestu nízkého odporu mezi výstupním uzlem PTL a výstupním uzlem. pruhovaná fontána.

Níže uvedená tabulka ukazuje účinnost tohoto obvodu.

Jak vidíte, logické úrovně byly obnoveny a zpoždění odstraněny. A jako bonus obvod pro obnovení signálu také produkuje vysoce kvalitní invertovanou verzi výstupního signálu:

Tento invertovaný signál může být užitečný, pokud následné obvody používají přenosovou bránu CMOS.

výsledek

Doufám, že se vám tato série o tranzistorové logice krok za krokem líbila. Jedná se o zajímavou alternativu ke standardnímu digitálnímu designu založenému na střídači a tento článek poskytuje způsob, jak zmírnit účinky nízkého elektrického výkonu PTL. Pokud máte nějaké argumenty proti implementaci digitální funkce založené na tranzistorech nebo pro ni, můžete se o své myšlenky podělit v komentáři.